

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-77293

(43)公開日 平成6年(1994)3月18日

(51)Int.Cl.⁴

H 0 1 L 21/60

識別記号

庁内整理番号

F I

技術表示箇所

3 1 1 W 6918-4M

R 6918-4M

審査請求 未請求 請求項の数6(全 9 頁)

(21)出願番号 特願平5-152452

(22)出願日 平成5年(1993)6月23日

(31)優先権主張番号 特願平4-167364

(32)優先日 平4(1992)6月25日

(33)優先権主張国 日本(JP)

(71)出願人 000003964

日東電工株式会社

大阪府茨木市下穂積1丁目1番2号

(72)発明者 日野 敦司

大阪府茨木市下穂積1丁目1番2号 日東
電工株式会社内

(72)発明者 内藤 俊樹

大阪府茨木市下穂積1丁目1番2号 日東
電工株式会社内

(72)発明者 杉本 正和

大阪府茨木市下穂積1丁目1番2号 日東
電工株式会社内


(74)代理人 弁理士 高島 一

(54)【発明の名称】 フィルムキャリアおよびこれを用いた半導体装置

(57)【要約】

【目的】 半導体素子配線のファインピッチ化や高密度実装化、薄型化に充分に対応でき、しかも半導体素子の封止に用いる絶縁性樹脂とフィルムキャリアとの間の密着性に優れ、信頼性の高い半導体装置を提供する。

【構成】 導電回路5は、絶縁体層6の両面6a、6bに露出しないように埋設されており、導電回路5の両面5a、5bから導通路7、8が、導電回路5の面方向にずれて対をなして形成されている。各導通路7、8はバンプ9、10にそれぞれ接続しており、導電回路5と各バンプ9、10とは、各導通路7、8を介して導通している。フィルムキャリア2の一方の導通路7の片端部に形成されたバンプ9は、半導体素子3の電極12に接触して、電気的に接続され、フィルムキャリア2は半導体素子3を搭載している。この半導体素子3を被覆するように、絶縁体層6の片面6aに接して、絶縁性樹脂層4が形成されている。



- 1 半導体装置
- 2 フィルムキャリア
- 3 半導体素子
- 4 絶縁性樹脂層
- 5 導電回路
- 6 絶縁体層
- 6 a, 6 b 絶縁体層の両面
- 7, 8 導通路
- 9, 10 バンプ
- 12 電極

【特許請求の範囲】

【請求項1】 導電回路が表面に露出しないように絶縁体層内に埋設され、かつ前記導電回路から前記絶縁体層の両表面に達する導通路が形成されていることを特徴とするフィルムキャリア。

【請求項2】 半導体素子搭載部の前記絶縁体層の表面が凹状に加工されている請求項1記載のフィルムキャリア。

【請求項3】 半導体素子搭載部の前記絶縁体層に貫通孔が穿設されている請求項1または2記載のフィルムキャリア。

【請求項4】 請求項1～3記載のフィルムキャリアの導通路の片端部に半導体素子の電極を接続し、前記半導体素子を搭載してなる半導体装置。

【請求項5】 前記半導体素子が絶縁性樹脂にて封止されている請求項4記載の半導体装置。

【請求項6】 前記絶縁性樹脂が低弾性のエラストマー樹脂である請求項5記載の半導体装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、フィルムキャリアおよびこれを用いた半導体装置に関する。

【0002】

① 【従来の技術】 半導体素子を実装する方法としては、従来からフィルムキャリア方式が採用されており、フィルムキャリア上のリードと半導体素子の電極とのインナーボンディングには、接続用の金属突出物（以下「バンブ」という。）が利用されている。

【0003】 しかしながら、上記バンブを半導体素子の電極面に形成する場合には、通常、電極面にチタンやクロムなどの接着用金属層、および銅、白金、パラジウムなどバンブ金属の拡散防止のためのバリアー金属層をスパッタエッチング法や蒸着法などによって形成して、その上に金などのバンブを形成する必要がある、工程が極めて煩雑となる。さらに、電極面でのバンブ形成工程で半導体素子や電極面を汚染したり、損傷したりするおそれもある。

② 【0004】 また、上記のような電極面でのバンブ形成を行わないボンディング方法としては、フィルムの厚み方向に導電性を有する、所謂異方導電フィルムを用いた方法も提案されている。具体的には、カーボンブラックやグラファイト、ニッケル、銅、銀などの導電性粒子を絶縁性フィルム内に厚み方向に配向させて分散させたものが用いられている。しかしながら、分散している導電性粒子の配向が不十分な場合には、半導体素子の電極部とフィルムキャリアのリード部との電気的接続も不確実となり、接続信頼性の点で問題を有するものである。

③ 【0005】 一方、フィルムキャリアのリード側にバンブを形成して、半導体素子の電極部に直接接続する方法も提案されている。しかしながら、この方法では半導体

素子の配線がファインピッチとなったり高密度化した場合に、このような半導体素子に対応する回路やバンブをフィルムキャリア上に形成することが難しくなり、また、実装操作にも細心の注意を払う必要がある。

④ 【0006】 さらに、従来から用いられている絶縁性フィルム表面に配線回路やリード部を有するフィルムキャリアを用いた場合、通常、インナーリードボンディング面積よりもアウターリードボンディング面積の方が大きくなるために、最終的な実装面積は半導体素子の大きさ（面積）よりも大きくなり、今後さらに小型化を要求される場合に、充分に対応できなくなるおそれがある。

⑤ 【0007】 また、実装後の半導体素子を保護するために、半導体素子の周囲を絶縁性樹脂にて封止するケースが多い。従来のフィルムキャリアは、導電性回路が露出しているために、封止に用いる絶縁性樹脂が導電性回路に直接接触する。しかしながら、絶縁性樹脂と導電性回路を形成する金属物質とは密着性が低いためにその界面に空気中の水分などが受入して、半導体装置としての信頼性を低下させるというおそれもある。

20 【0008】

【発明が解決しようとする課題】 本発明は、上記従来の問題に鑑みてなされたものであって、半導体素子配線のファインピッチ化や高密度実装化に充分に対応でき、インナーリードボンディングやアウターリードボンディングにおいても確実な接続操作を行えるとともに、実装面積をできるだけ小さくできるフィルムキャリアを提供することを目的とするものである。

【0009】 また、半導体素子の封止に用いる絶縁性樹脂とフィルムキャリアとの間の密着性に優れ、信頼性の高い半導体装置を提供することをも目的とするものである。

【0010】

【課題を解決するための手段】 本発明者らは、従来のフィルムキャリアと異なり、導電回路を絶縁性フィルム表面に形成せずにフィルム内に埋設して、絶縁性フィルム表面に導電回路が露出しないようにし、埋設された導電回路と接続された導通路端部のみをフィルム表面に露出させて、この端部を用いて半導体素子の電極部と接続したり、外部基板のランド部と接続することによって、上記本発明の目的を達成できるフィルムキャリアが得られることを見出し、本発明のフィルムキャリアを完成するに至った。

【0011】 また、本発明者らは、上記フィルムキャリアの半導体素子搭載部に半導体素子を搭載し、その半導体素子の周囲を絶縁性樹脂で封止することによって、上記本発明の目的を達成できる半導体装置が得られることを見出し、本発明の半導体装置を完成するに至った。即ち、本発明は、導電回路が表面に露出しないように絶縁体層内に埋設され、かつ前記導電回路から前記絶縁体層の両表面に達する導通路が形成されていることを特徴と

するフィルムキャリアを提供するものである。

【0012】特に、半導体素子搭載部の前記絶縁体層の表面が凹状に加工されているフィルムキャリアを提供するものである。

【0013】また、半導体素子搭載部の前記絶縁体層に貫通孔が穿設されているフィルムキャリアを提供するものである。

【0014】さらに、本発明は、上記フィルムキャリアの導通路の片端部に半導体素子の電極を接続し、前記半導体素子を搭載してなる半導体装置を提供するものである。

【0015】特に、前記半導体素子が絶縁性樹脂にて封止されている半導体装置を提供するものである。

【0016】また、前記絶縁性樹脂が低弾性のエラストマー樹脂である半導体装置を提供するものである。

【0017】本発明において「半導体素子」とは、半導体素子集合体（ダイシング後のシリコンチップなど）、半導体装置搭載用回路基板、LCD用回路基板、ハイブリッドICなどのファインピッチ回路基板などを包含し、「導電回路」とは、配線パターンのみならず、電極、リードなどを包含する広い概念のことである。

【0018】

〔作用〕本発明のフィルムキャリアによれば、導電回路が表面に露出しないように絶縁体層内に埋設され、かつ前記導電回路から前記絶縁体層の両表面に達する導通路が形成されているので、導電回路のパターン形状は、半導体素子のパターン形状に左右されずに自由に設計することができ、しかも多層に導電回路を形成することによって、3次元的な設計も容易となり、ファインピッチ化や高密度実装化に充分に対応できるものである。また、半導体素子を封止する絶縁性樹脂が導電回路に接触せず、絶縁性樹脂と絶縁体層とが直接接触して、界面を形成している。したがって、絶縁性樹脂と絶縁体層との密着性に優れ、その界面に水分などが侵入することを防ぎ、半導体装置としての信頼性が大幅に向上する。

【0019】特に、半導体素子搭載部の前記絶縁体層の表面が凹状に加工されている場合には、フィルムキャリアに半導体素子を搭載する際に、凹部に半導体素子を落し込むことにより、半導体素子の電極と導通路の片端部とを接続することができ、位置決めが容易となるとともに、接続信頼性が向上する。

【0020】また、半導体素子搭載部の前記絶縁体層に貫通孔が穿設されている場合には、半導体素子を封止する際に、ホイドの巻き込みなどが防止される。さらに、絶縁性樹脂と絶縁体層との接触面積が増大するので、絶縁性樹脂の接着力が向上する。

【0021】本発明の半導体装置によれば、上記のフィルムキャリアの導通路の片端部に半導体素子の電極を接続し、前記半導体素子を搭載しているのので、上記の理由により、ファインピッチ化や高密度実装化に充分に対応

できる。

【0022】特に、前記半導体素子が絶縁性樹脂にて封止されている場合には、上記の理由により、絶縁性樹脂と絶縁体層との密着性に優れ、その界面に水分などが侵入することを防ぎ、半導体装置としての信頼性が大幅に向上する。

【0023】また、前記絶縁性樹脂が低弾性のエラストマー樹脂である場合には、半導体素子への応力による悪影響が防止され、半導体装置としての信頼性が大幅に向上する。

【0024】

〔実施例〕以下、本発明を詳細に説明するため実施例を挙げるが、本発明はこれら実施例によって何ら限定されるものではない。

【0025】図1は、本発明のフィルムキャリアを用いた半導体装置の第1の実施例を示す断面図である。図1に示される半導体装置1は、異方導電体のフィルムキャリア2と、フィルムキャリア2の半導体素子搭載部に搭載された半導体素子3と、半導体素子3を封止する絶縁性樹脂層4とから構成されている。

【0026】フィルムキャリア2において、導電回路5は、可換性を有する絶縁体層6内に絶縁体層6の両面6a、6bに露出しないように埋設されており、導電回路5の両面5a、5bから絶縁体層6の両面6a、6bまでそれぞれ延出する導通路7、8が、導電回路5の面方向にずれて対をなして形成されている。各導通路7、8は、絶縁体層6の両面6a、6bよりも外方向に突出して形成されたバンプ9、10にそれぞれ接続しており、導電回路5と各バンプ9、10とは、各導通路7、8を介して導通している。

【0027】このフィルムキャリア2の一方の導通路7の片端部に形成されたバンプ9は、半導体素子3の基板11の片面に形成された電極12に接触して、電気的に接続され、フィルムキャリア2は半導体素子3を搭載している。さらに、この半導体素子3を被覆するように、絶縁体層6の片面6aに接して、絶縁性樹脂層4が形成されている。

【0028】このように形成された半導体装置1のバンプ10を図示しない外部基板のランド部に接続することによって、半導体素子3の電極12とランド部とが異方向（絶縁体層6の厚み方向）に導通される。

【0029】導電回路5の形成材料としては、導電性を有する材料、例えば金属などであれば特に限定するものではない。導電回路5の厚みは、特に限定されないが、1～200μm、好ましくは5～80μmに設定することが好ましい。

【0030】本発明のフィルムキャリア2に用いられる絶縁体層6の形成材料としては、導電回路5、導通路7、8およびバンプ9、10を安定して支持し、実質的に電気絶縁特性を有するものであれば特に限定されな

5

い。具体的には、ポリニステル系樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂、ポリイミド系樹脂、アクリロニトリルブタジエンスチレン (ABS) 共重合体樹脂、ポリカーボネート系樹脂、シリコン系樹脂、フッ素系樹脂などの熱硬化性樹脂または熱可塑性樹脂が挙げられ、これらのうち、耐熱性、加熱による寸法安定性および機械的強度に優れるポリイミド系樹脂が特に好適に使用される。

【0031】絶縁体層6の厚みは、特に限定されないが、十分な機械的強度や可撓性を有するようにするため、2~500 μ m、好ましくは5~150 μ mに設定することが好ましい。

【0032】導通路7、8およびバンプ9、10を構成する形成材料としては、導電性を有するものであれば特に限定されず、公知の金属材料が使用できるが、例えば金、銀、銅、白金、鉛、錫、ニッケル、コバルト、インジウム、ロジウム、クロム、タングステン、ルテニウムなどの単独金属、またはこれらを成分とする各種合金、例えば、半田、ニッケル-錫、金-コバルト、さらに導電性粉末を分散した導電性ペーストなどが挙げられる。

【0033】導通路7、8を構成する形成材料は、バンプ9、10を構成する形成材料と同一の物質であっても別の物質であってもよいが、通常は同一の物質を使用し、またこの場合、導通路7、8とバンプ9、10とは一体的に形成されることが好ましい。また、図4に示されるように、3種類の形成材料を用いた構造にしてもよい。すなわち、導電回路5に接続する導通路部13には銅などの安価な金属物質を用い、半導体素子3の電極12に接続するバンプ9の表層14には接続信頼性の高い金などを用いる。そして、導通路部13と表層14との間に介在する中間層15には、金属物質の相互反応を防止するためのバリア性金属物質としてニッケルなどを用いる。さらに、上記3種類の形成材料を用いた構造に限定するものではなく、4種類以上の形成材料を用いた多層構造に形成してもよい。

【0034】バンプ9、10の高さは特に限定されるものではないが、数 μ m~数十 μ m程度とすることが好ましい。また、このバンプ9、10の形状は、図1に示されるようなマッシュルーム状(傘状)あるいは半球状の他、角柱、円柱、球体、錐体(円錐、角錐)であってもよい。さらに、バンプ9、10の底面における形状は、三角形、正方形、長方形、台形、平行四辺形、その他の多角形であってもよい。このように、バンプ9、10を絶縁体層6の両面6a、6bよりも外方向へ突出させることは、半導体素子3の電極12や図示しない外部基板のランド部との接続時の位置決め容易性や接続の確実性の点から効果的である。なお、本発明ではこのように導通路端部がバンプ状に盛り上がり、絶縁体層6の両面6a、6bと同一平面上まで各導通路7、8が形成

6

された態様をも包含することはいうまでもない。すなわち、搭載する半導体素子や接続する外部基板のレイアウトや回路の形状などによって任意に設計することができる。

【0035】半導体素子3を封止する絶縁性樹脂層4の形成材料としては、エポキシ系樹脂、シリコン系樹脂などの公知のものが使用可能である。本実施例において、半導体素子3を封止する絶縁性樹脂層4が、金属リードなどの導電回路5と接続する部分がなく、絶縁体層6と直接接合して界面を形成しているため、絶縁体層6との密着性に優れ、水分などが界面に侵入せず、半導体装置としての信頼性が大幅に向上する。

【0036】図3は、本発明のフィルムキャリアを用いた半導体装置の第2の実施例を示す断面図である。本実施例において図1の参照符号が付された部分は、同一または相当する部分を示す。図3に示される半導体装置1において注目すべきは、絶縁体層6の片面6aに半導体素子3を収容する凹部6cが形成され、凹部6cの底面6dにバンプ9が形成されている。凹部6cは、半導体素子3の外形と同等以上に設定する必要がある。さらに、フィルムキャリア2に半導体素子3を搭載した際に、半導体素子3の電極11とフィルムキャリア2のバンプ9との間に位置ズレが生じないようにその大きさおよび位置精度を設定するようにする。

【0037】なお、半導体素子3の電極12が突出している場合には、多段状に凹部を形成してもよく、絶縁体層6の片面6aに半導体素子3に嵌合する嵌合凹部を形成し、さらに嵌合凹部の底面に半導体素子3の電極12を収容する収容凹部を形成してもよい。

【0038】半導体素子3を収容する凹部6cを絶縁体層6の半導体素子3側の片面6aに形成することによって、半導体素子3を搭載する際に、凹部6cに半導体素子3を落とし込むことにより、半導体素子3の電極11とフィルムキャリア2のバンプ9とを接続することができ、位置決めや接続操作が極めて簡単となるとともに、接続信頼性が向上する。また、フィルムキャリア2に半導体素子3を搭載して半導体装置1とした場合に、全体の厚みも薄くなるので、薄型軽量化に効果的である。

【0039】図4は、本発明のフィルムキャリアを用いた半導体装置の第3の実施例を示す断面図である。図4に示される半導体装置1において注目すべきは、インターリードボンディング部の導通路7(図4において上側)よりも、アウトリードボンディング部の導通路8(図4において下側)のジグチを失くした点である。このように設計することによって、従来の半導体装置に比べて大きさ(面積)を小さくすることができるのである。

【0040】図5は、本発明のフィルムキャリアを用いた半導体装置の第4の実施例を示す断面図である。図5に示される半導体装置1において注目すべきは、導電回

7
路5が多層構造をしている点である。すなわち、絶縁体層6内に埋設された導電回路5は、厚み方向に離反して積層された第1および第2導電回路16、17が導通路18を介して接続されることにより形成されており、各導電回路16、17の外方向の面から絶縁体層6の両面6a、6bまでそれぞれ延出する導通路7、8が形成されている。このように導電回路5を多層構造とすることによって、導電回路5が単層のものよりも半導体素子の配線設計における自由度が増すので好ましいものである。

【0041】図6は、本発明のフィルムキャリアを用いた半導体装置の第5の実施例を示す断面図である。図6に示される半導体装置1において注目すべきは、絶縁体層6を厚み方向に貫通する微細貫通孔19が穿設されている点である。微細貫通孔19の径は、絶縁体層6の強度に問題が生じない限り特に限定されない。また、複数の微細貫通孔19を穿設し、その配列をできる限り均等にするのが好ましい。

【0042】微細貫通孔19を穿設することによって、半導体素子3を封止する際に、ボイドの発生などが防止される。さらに、半導体素子3を封止する絶縁性樹脂層4の樹脂と絶縁体層6との接触面積が増大するので、絶縁性樹脂の接着力が向上する。

【0043】また、図6においては、半導体素子3とフィルムキャリア2との接合を確実なものとするために接着剤層20を介在させている。接着剤層20の形成材料としては、エポキシ系樹脂、フッ素系樹脂、ポリイミド系樹脂などを用いることができ、熱圧着によって接着性を発現する熱可塑性の樹脂が好適である。また、接着剤層20は、半導体素子側、フィルムキャリア側のいずれかに予め積層しておいたり、フィルム状またはリボン状にしたものを接続時に介在させて用いることができる。なお、接着剤層20の形成材料と絶縁体層6との密着性が低い場合には、接着剤が部分的に剥離して、その界面に水分などが微細貫通孔19を介して侵入するおそれがあるので、接着剤層20を封止するための封止材21を微細貫通孔19内に充填するのが好ましい。この封止材21の形成材料は、使用する絶縁体層6の形成材料に従って、密着性の良好な材料が適宜選択される。

【0044】このようにしてフィルムキャリア2に半導体素子3を搭載した半導体装置1は、図6に示されるように、半導体素子3側と反対側のバンプ10を外基板22のランド部23に接続して、実装される。

【0045】図7は、本発明のフィルムキャリアを用いた半導体装置の第6の実施例を示す断面図である。図7に示される半導体装置1において注目すべきは、半導体素子3がエラストマー樹脂層24にて被覆され、さらにエポキシ樹脂のような熱硬化性樹脂からなる絶縁性樹脂層4にて半導体素子3とエラストマー樹脂層24とを被覆している点である。エラストマー樹脂層24の形成材

8
料としては、フッ素系樹脂、シリコン系樹脂などが好ましく、封止方法としては、ポッティング、キャストリングなどの方法が好適に採用される。このように、低弾性のエラストマー樹脂層24を絶縁性樹脂層4と半導体素子3との間に介在させることによって、半導体素子への応力による悪影響が防止され、さらにエラストマー樹脂層24と絶縁性樹脂層4との密着性が良好であるので、両層4、24が強固に接着され、半導体素子としての信頼性が大幅に向上する。

10 【0046】図8は、本発明のフィルムキャリアを用いた半導体装置の第7の実施例を示す断面図である。図8に示される半導体装置1は、図3、図6および図7に示される各半導体装置1の特徴部分を複合させたものである。図8に示される半導体装置1において特に注目すべきは、微細貫通孔19内にまでエラストマー樹脂が延出して充填されており、エラストマー樹脂を封止する封止材21が絶縁体層6の半導体素子3側と反対側の面6bに形成されている点である。

20 【0047】図9は、本発明のフィルムキャリアを用いた半導体装置の第8の実施例を示す断面図である。図9に示されるように、絶縁体層6の片面6aに、搭載すべき半導体素子3に嵌合するように嵌合凹部6cを形成することによって、半導体素子3の搭載は、半導体素子3を嵌合凹部6cに落とし込むだけで簡単に位置合わせができる。さらに、半導体素子3に接続すべきバンプ9の導電物質として、半田を用いることによって、バンプ9を加熱するだけで容易に接続できるようになり、工程が簡略化できるものである。

30 【0048】図10は、本発明のフィルムキャリアを用いた半導体装置の第9の実施例を示す断面図である。半田バンプを用いた場合には、絶縁体層6の片面6aに形成する凹部6cの大きさを半導体素子3の大きさよりもある程度大きくしていても、図10に示されるように、半田の融着によるセルフアライメント効果が生じて、矢符A方向に半導体素子3がずれる。したがって、精確な位置合わせが不要となる。

【0049】以上の図1～図10に示されるフィルムキャリア2において、インターリードボンディング部の導通路7とアウターリードボンディング部の導通路8とは、そのピッチが異なる態様を示したが、本発明は導通路7、8のピッチが同一となる態様をも包含する。

【0050】図11は、図1に示される半導体装置1の製造工程を示す断面図であり、例えば以下のようにして製造することができる。

【0051】まず、図11(1)に示されるように、第1絶縁体層61の片面61aに公知の方法にて、例えば銅回路などの導電回路5を形成する。第1絶縁体層61の片面61aへの導電回路5の形成方法としては、メッキ法、スパッタリング法、CVD法などが挙げられる。

【0052】その後、図11(3)に示されるように、

導通路を形成すべき領域の絶縁体層61に導通回路5の表面5aまで達する第1孔部63を第1絶縁体層61のみに形成して、第1孔部63の底部において導通回路5が露出するようにする。この第1孔部63の形成方法としては、ボンディングなどの機械的穿孔方法、フエルトリソグラフィ加工、プラズマ加工、化学エッチング加工、レーザー加工などが挙げられるが、ファインピッチ化に対応するためには微細加工が可能なレーザー加工が好ましく、特に紫外域に発振波長を有する紫外レーザーを用いた穿孔加工を用いることが望ましい。このように形成する孔部は5~200 μ m、好ましくは8~100 μ m程度の大きさに形成する。

[0053] 次に、図11(C)に示されるように、導通回路5の露出している表面5bを被覆するように、熱圧着、押出成型、流延塗布などによって第2絶縁体層62を積層して、導通回路5を埋設状態とする。なお、第2絶縁体層62は、第1絶縁体層61と同種の樹脂から形成しても異種の樹脂から形成してもよい。

[0054] 本発明のフィルムキャリアは、絶縁体層6内に導通回路5を埋設しており、導通回路5が絶縁体層6の両面6a、6bに露出していないことを特徴としている。導通回路5の埋設方法としては、製造が容易という観点から、第1および第2絶縁体層61、62にて挟着するようにして積層することが好ましい。

[0055] その後、図11(D)に示されるように、第2絶縁体層62に対して、上記と同様にして、導通回路5の表面5bまで達する第2孔部64を形成する。

[0056] 次に、図11(E)に示されるように、第1および第2孔部63、64に導電物質をそれぞれ充填して、導通路7、8およびパンプ9、10を形成し、フィルムキャリア2を得る。

[0057] 第1および第2孔部63、64への導電物質の充填の方法としては、電解メッキや無電解メッキなどのメッキ法、CVD法、溶融金属浴に浸漬して導電物質を析出させる方法などの化学的充填法、導電物質を加圧注入する物理的充填法などが挙げられるが、導通回路5を電極とした電解メッキによる方法が、簡便な方法であるので好ましい。したがって、本発明において導電物質の充填とは、物理的に導電物質を埋め込むことだけでなく、上記化学的析出などによるものも含む広い概念のことである。

[0058] なお、第1および第2孔部63、64は第1および第2絶縁体層61、62を積層した後に形成してもよく、また第1孔部63の形成後に導電物質を充填して導通路8およびパンプ10を形成した後に、第2孔部64を形成してもよい。次に、図11(F)に示されるように、フィルムキャリア2に半導体素子3を搭載し、フィルムキャリア2のパンプ9と半導体素子3の電極12とを熱圧着あるいは超音波、リフローなどの手法を用いて接続する。接続の方法は、電極12を構成する

金属種によって適宜選択する。

[0059] 最後に、図11(F)に示されるように、フィルムキャリア2に接続された半導体素子3の周囲を絶縁性樹脂層4にて封止することによって、半導体装置1を得る。封止方法としては、トランスファー成形、ポッティング、キャスティングなど公知の手法を採用する。

[0060] なお、図3および図8~図10に示されるように、絶縁体層6の片面6aに半導体素子3を収容する凹部6cを形成する場合には、図11(B)の工程における第1孔部63の形成方法と同様の方法を採用する。

[0061]

<[発明の効果]>以上のように、本発明のフィルムキャリアによれば、導電回路のパターン形状は、半導体素子のパターン形状に左右されずに自由に設計することができ、しかも多量に導電回路を形成することによって、3次元的な設計も容易となり、ファインピッチ化や高密度実装化に充分に対応できるものである。また、半導体素子を封止する絶縁性樹脂とフィルムキャリアの絶縁体層との密着性に優れ、その界面に水分などが侵入することを防ぎ、半導体装置としての信頼性が大幅に向上する。

[0062] 特に、半導体素子搭載部の前記絶縁体層の表面が凹状に加工されている場合には、フィルムキャリアに半導体素子を搭載する際に、凹部に半導体素子を落とし込むことにより、半導体素子の電極と導通路の片端部とを接続することができ、位置決めが容易となるとともに、接続信頼性が向上する。

[0063] また、半導体素子搭載部の前記絶縁体層に貫通孔が穿設されている場合には、半導体素子を封止する際に、ボイドの掻き込みなどが防止される。さらに、絶縁性樹脂と絶縁体層との接触面積が増大するので、絶縁性樹脂の接着力が向上する。

[0064] 本発明の半導体装置によれば、上記のフィルムキャリアの導通路の片端部に半導体素子の電極を接続し、半導体素子を搭載しているので、ファインピッチ化や高密度実装化に充分に対応できる。

[0065] 特に、前記半導体素子が絶縁性樹脂にて封止されている場合には、絶縁性樹脂と絶縁体層との密着性に優れ、その界面に水分などが侵入することを防ぎ、半導体装置としての信頼性が大幅に向上する。

[0066] また、前記絶縁性樹脂が低弾性のエポキシ樹脂である場合には、半導体素子への応力による悪影響が防止され、半導体装置としての信頼性が大幅に向上する。

[図面の簡単な説明]

[図1] 本発明のフィルムキャリアを用いた半導体装置の第1の実施例を示す断面図である。

[図2] パンプの変形例を示す部分断面図である。

[図3] 本発明のフィルムキャリアを用いた半導体装置

11

の第2の実施例を示す断面図である。

【図4】本発明のフィルムキャリアを用いた半導体装置の第3の実施例を示す断面図である。

【図5】本発明のフィルムキャリアを用いた半導体装置の第4の実施例を示す断面図である。

【図6】本発明のフィルムキャリアを用いた半導体装置の第5の実施例を示す断面図である。

【図7】本発明のフィルムキャリアを用いた半導体装置の第6の実施例を示す断面図である。


【図8】本発明のフィルムキャリアを用いた半導体装置の第7の実施例を示す断面図である。

【図9】本発明のフィルムキャリアを用いた半導体装置の第8の実施例を示す断面図である。

【図10】本発明のフィルムキャリアを用いた半導体装置の第9の実施例を示す断面図である。

【図11】図1に示される半導体装置1の製造工程を示

【図1】



- 1 半導体装置
- 2 フィルムキャリア
- 3 半導体素子
- 4 絶縁性樹脂層
- 5 導電回路
- 8 絶縁体層
- 6 a, 6 b 絶縁体層の表面
- 7, 8 導通路
- 9, 10 パンプ
- 12 電極


12

す断面図である。


【符号の説明】

- 1 半導体装置
- 2 フィルムキャリア
- 3 半導体素子
- 4 絶縁性樹脂層
- 5 導電回路
- 6 絶縁体層
- 6 a, 6 b 絶縁体層の表面
- 6 c 凹部
- 7, 8 導通路
- 9, 10 パンプ
- 12 電極
- 24 エラストマー樹脂層
- 63, 64 貫通孔


【図2】




【図3】



【図4】




【図5】 移動部。




【図6】

初期型
移動部移動部
移動部




初期型
移動部移動部


初期型
移動部移動部

【図7】 初期型
移動部移動部

【図8】 図3の図6の図7




初期型
移動部移動部

【図9】
初期型
移動部移動部

【図10】

初期型
移動部移動部



【図11】

(表)

